西门子*处理器6ES7515-2RM00-0AB0

⑦、两个PLC互为热备的控制器中只有一个能够运行，另一个始终处于停止

6ES71936AR000AA0 总线适配器BA 2×RJ45
6ES71936AF000AA0 总线适配器BA 2×FC快连式
6ES71936AP000AA0 总线适配器BA 2×SCRJ光纤
6ES75455DA000AB0 S7-1510/1512 SP CPU DP通信模块 (RS-485 PROFIBUS-DP)
6ES71944AP000AA0 ET200pro CPU 1516PRO-2 PN连接模块，3 x M12 and 2 x 7/8"for 2 x PROFINET
6ES79548LC030AA0 S7-1200/1500 4M 存储卡
6ES79548LE030AA0 S7-1200/1500 12M 存储卡
6ES79548LF030AA0 S7-1200/1500 24M 存储卡
6ES79548LL030AA0 S7-1200/1500 256M 存储卡
6ES79548LP020AA0 S7-1200/1500 2G 存储卡
6ES79548LT030AA0 S7-1200/1500 32G 存储卡
6ES71555AA000AB0 ET 200MP IM 155-5 PN ST 标准型接口模块
6ES71555AA000AC0 ET 200MP IM 155-5 PN HF 高性能型接口模块
6ES71555BA000AB0 ET 200MP IM 155-5 DP ST 标准型接口模块
6ES71555AA000AA0 ET 200MP IM 155-5 PN BA 基本型接口模块（较多可支持连接12个IO模块，不支持 safety, PN IRT, 系统冗余， MRPD）

但从学习的角度和前景讲，西门子更好一些。西门子是工业自动化的****，而且软件先进，拥有一系列联系紧密的产品，学会TIA博途平台的Step工程组态软件，能够操作西门子S7-1500、S7-1200、S7-300和S7-400控制器以及PC的SIMATICWinAC自动化系统。如果要学西门子建议先学S7-200，虽然200PLC已停产，但它相对简单，终究是西门子产品，不会有太大区别，先易后难，循序渐进是真理。

下面以FPGA为例进行介绍PLD的编程原理

编程数据存储单元以阵列形式分布在FPGA中，编程数据存储单元阵列结构如图1所示。存储单元为5管SRAM结构,只有一根位线。其中T管为本单元控制门，由字线控制。数据以串行方式移入移位寄存器，而地址移位寄存器顺序选中存储单元的一根字线，当某列字线为高电平时,该列存储单元的T管导通，从而与位线接通，在写信号控制下将数据移位寄存器中一个字的数据通过各列位线写入该列存储单元。

编程数据按照一定的数据结构形式组成数据流装入FPGA中，编程数据流由开发软件自动生成。开发软件将设计转化成网表文件，它自动对逻辑电路分区、布局和布线和校验FPGA的设计，然后按PROM格式产生编程数据流并形成编程数据文件，最后还可将编程数据文件存入PROM中。

PLC、

图1编程数据存储单元阵列结构

现在一般把所有**过某一集成度（如1000门以上）的PLD器件都称为CPLD。CPLD由可编程逻辑的功能块围绕一个可编程互连矩阵构成。由固定长度的金属线实现逻辑单元之间的互连，并增加了I/O控制模块的数量和功能。可以把CPLD的基本结构看成由可编程逻辑阵列（LAB）、可编程I/O控制模块和可编程内部连线（PIA）等三部分组成。

MAX7123的结构

PLC

1．可编程逻辑阵列（LAB）

可编程逻辑阵列又若干个可编程逻辑宏单元（LogicMacroCell，LMC）组成，LMC内部主要包括与阵列、或阵列、可编程触发器和多路选择器等电路，能独立地配置为时序或组合工作方式。

与或阵列结构图

PLC

CPLD中与、或门的表示方法

PLC

（1）乘积项共享结构

在CPLD的宏单元中，如果输出表达式的与项较多，对应的或门输入端不够用时，可以借助可编程开关将同一单元（或其他单元）中的其他或门与之联合起来使用，或者在每个宏单元中提供未使用的乘积项给其他宏单元使用。

EPM7128E乘积项扩展和并联扩展项的结构图

PLC

（2）多触发器结构

早期可编程器件的每个输出宏单元（OLMC）只有一个触发器，而CPLD的宏单元内通常含两个或两个以上的触发器，其中只有一个触发器与输出端相连，其余触发器的输出不与输出端相连，但可以通过相应的缓冲电路反馈到与阵列，从而与其他触发器一起构成较复杂的时序电路。这些不与输出端相连的内部触发器就称为“隐埋”触发器。这种结构可以不增加引脚数目，而增加其内部资源。